SST34HF32A4-70-4E-L1PE 32兆位并行的快闪+16兆位P SRAM存储 BGA封装

产品详细信息

概述

该SST34HF32A4 ComboMemory器件集成无论是x16的2M或4M ×8 CMOS闪存银行，
1024K X16 CMOS伪SRAM （ PSRAM ）记忆库在多芯片封装（MCP ） 。
这些设备是fabri-采用SST专有的高性能CMOS catedSuperFlash技术结合了分裂栅单元
设计和厚氧化层隧穿注入，以获得更好的可靠性交替比较能力和制造的方法。

该SST34HF32A4器件非常适合应用，如蜂窝电话，GPS设备，PDA并在低功耗其它便携式
电子设备和小型系统。该SST34HF32A4功能双闪存库架构设计师用手工tecture允许两者之间
的并发操作闪存银行和PSRAM 。该设备可以读无论从银行，而擦除或编程数据操作是在对岸进展。
这两个闪光内存块被划分为8兆和24兆比特用用于存储引导代码，程序顶部部门
保护选项代码，配置/参数数据和用户数据。

SuperFlash技术提供固定的擦除和亲克倍，独立擦除的数量/程序已经发生的周期。
因此，系统软件或硬件没有被修改或降额，是必要时与其他闪存技术，
其擦除并积累了擦除/编程亲次数的增加克周期。该SST34HF32A4器件提供了瓜拉尼开球10000次耐力。
数据保留的额定功率为超过100年以上。凭借高性能的程序操作，闪速存储器组提供
一个典型的亲克时间为7微秒。整个闪存银行可以擦除和编程的字的字中通常为4仲哔声的SST34HF32A4 ，
使用界面功能时，如翻转位，数据＃查询或RY / BY ＃指示编程操作的完成。
为了防止inad-vertent闪存写入时， SST34HF32A4设备包含导通片上硬件和软件数据保护方案。

闪存和PSRAM作为两个独立的MEMORY银行与各银行的使能信号。该MEM-储器组选择
由两个银行的使能信号完成的。该PSRAM银行的使能信号， BES1 ＃和BES2 ，选择PSRAM银行。
闪速存储器组使能信号，BEF ＃ ，必须与软件数据保护（ SDP）的使用控制擦除和亲时，
命令序列克操作在闪速存储器区块。内存银行被叠加在相同的存储器地址空间，
它们共享公共地址线，数据线，WE＃和OE ＃这将功耗降至最低，并区。

设计，制造和测试应用程序的要求还荷兰国际集团的低功耗和小尺寸，将SST34HF32A4是
提供商业和扩展温度范围和小尺寸封装，以满足电路板空间限制要求。

产品实拍图：